To'plamlar

Chegara tekshirishni ta'riflash tili, BSDL

Chegara tekshirishni ta'riflash tili, BSDL


We are searching data for your request:

Forums and discussions:
Manuals and reference books:
Data from registers:
Wait the end of the search in all databases.
Upon completion, a link will appear to access the found materials.

Chegaraviy skanerlash endi yaxshi tasdiqlangan sinov texnologiyasidir. Chegaraviy skanerlash 1990-yillarning boshlarida Qo'shma Sinov Harakatlari Guruhi (JTAG) ishlab chiqilgan va ishlab chiqarilgan ko'plab yangi taxtalarni sinash uchun echim ishlab chiqqandan so'ng, sinov uchun imkoniyat kam bo'lgan vaqtdan beri qo'llanilmoqda. Chegaraviy skanerlash o'rnatilgandan so'ng, yana bir qadam chegara skanerlash testlarini yaratishda ishlatilishi mumkin bo'lgan standart tilni yaratish edi. Shu bilan chegaralarni skanerlashni rivojlantirish tili yaratildi.

Chegaraviy skanerlashni ta'riflash tili BSDL IEEE 1149.1-1990 ga mos keladigan chegara skanerlash moslamalari uchun standart dasturlash tili sifatida ishlab chiqilgan va uni chegara skanerlash sinovlari ishlab chiquvchilari, qurilmalar ishlab chiqaruvchilari, ASIC dizaynerlari, ATE ishlab chiqaruvchilari ishlatishlari kerak. va chegara tekshiruvidan foydalanadigan har bir kishi. Maqsad shundaki, BSDL elektronika sanoatida barqarorlikni targ'ib qiladi. Bundan tashqari, bu qurilmada har qanday chegara skanerlash funktsiyalarini yanada foydali va izchil ravishda aniqlashga imkon beradi.

BSDLni joriy etish

Chegaralarni skanerlash ta'rifi tili chegara skanerlash falsafasi rivojlanishidan chiqdi. Chegaraviy skanerlashni tavsiflovchi dastlabki IEE 1149.1 standarti 1990 yilda tasdiqlangan va chiqarilgan va natijada chegaralarni skanerlash usullaridan foydalanish tobora o'sib bormoqda. Standartning navbatdagi tahriri 1993 yilda sodir bo'ldi, ammo 1994 yilda yana bir qayta ko'rib chiqildi va unda Chegaralarni skanerlash ta'rifi tili qo'shildi.

BSDL nima?

Chegaralarni skanerlashni ta'riflash tili foydalanuvchilarga chegara tekshiruvining turli xil qurilmalarga taalluqli usulini tavsiflash imkoniyatini beradi. Har bir foydalanuvchi chegara skanerlash standartini biroz boshqacha usulda qo'llashga moyil bo'lganligi sababli, testlarni tushunarli, o'ziga xos va foydalanishga yaroqli tarzda ifodalash zarur.

BSDL VHDL pastki qismida yoziladi. VHDL yoki VHSIC Hdasturiy ta'minot D.eskriptsiya LAnguage, odatda FPGA va ASIC-lar uchun raqamli elektronlarni avtomatlashtirishda dizaynga kirish tili sifatida ishlatiladi va shuning uchun u chegara tekshiruvi bilan ishlash uchun juda mos keladi, chunki ko'plab chiplarning dizayni ushbu til yordamida amalga oshiriladi. Ammo BSDL - bu VHDLning "kichik to'plami va standart amaliyoti", ya'ni VHDL doirasi ushbu dastur uchun cheklangan.

BSDLni loyihalashda til uchun ikkita asosiy mezon mavjud edi:

  • uni ishlatish oson bo'lishi kerak
  • u oddiy va aniq uslubda kompyuter tomonidan tahlil qilinishi kerak

BDSL chegara tekshiruvidan foydalanadigan qurilma xususiyatlarini aniq va foydali tavsiflashga imkon beradi. Sinov dasturini yaratish, muvaffaqiyatsizlikka tashxis qo'yish va har qanday sinovga oid tahlilda foydalanishni ta'minlash uchun tilni chegara skanerlash vositalari yordamida qurilma xususiyatlaridan foydalanish uchun foydalanish mumkin.

Chegaraviy skanerlashni ta'riflash tili bo'lsa-da, BSDL - bu apparat tavsiflari uchun da'vo qilinishi mumkin bo'lgan til emas, balki qurilmaning ma'lumot uzatish xususiyatlarini aniqlash uchun ishlatilishi mumkin bo'lgan til, ya'ni ma'lumotlarni qanday saqlash, siljitish va yangilash. Keyinchalik bu sinov qobiliyatini aniqlashda ishlatiladi.

BSDL fayli quyidagi ma'lumotlarni o'z ichiga oladi:

  • Tashkilot deklaratsiyasi: Entity Declaration - bu BHDL fayli tomonidan tasvirlangan qurilmaning nomini aniqlash uchun ishlatiladigan VHDL konstruktsiyasi.
  • Umumiy parametr: Umumiy parametr - bu BSDL faylining qaysi paket tavsiflanganligini ko'rsatadigan bo'limidir.
  • Mantiqiy port tavsifi: Ushbu tavsifda qurilmadagi barcha ulanishlar ro'yxati keltirilgan. U o'zining asosiy atributlarini belgilaydi, ya'ni ulanish kirish (bit bilan), chiqish (chiqish bit;), ikki yo'nalishli (kirish bit;) bo'ladimi yoki chegarani skanerlash uchun mavjud emas (bog'lanish biti;).
  • Paketning xaritasi: Paketli pin xaritasi integral mikrosxemadagi ichki ulanishlarni aniqlash uchun ishlatiladi. Qurilmadagi o'tiradigan joylarning tashqi pimlarga qanday ulanganligi batafsil bayon etilgan.
  • Izohlardan foydalaning: Ushbu bayonot BSDL faylida havola qilingan ma'lumotlarni o'z ichiga olgan VHDL paketlarini chaqirish uchun ishlatiladi.
  • Portni identifikatsiyalashni skanerlash: Skanerni identifikatsiyalash chegarani skanerlash / JTAGni amalga oshirish uchun ishlatiladigan maxsus pinlarni aniqlaydi. Bunga quyidagilar kiradi: TDI, TDO, TMS, TCK va TRST (agar ishlatilgan bo'lsa).
  • Kran tavsifi: Ushbu korxona qurilma uchun chegara tekshiruvi yoki JTAG mantig'i haqida qo'shimcha ma'lumot beradi. Ma'lumotlar quyidagilardan iborat: Instruction registrining uzunligi, Instruction Opcodes, IDCODE qurilmasi va boshqalar.
  • Chegara registrining tavsifi: Ushbu tavsif qurilmadagi Boundary Scan hujayralarining tuzilishini ta'minlaydi. Qurilmadagi har bir pin uchtagacha chegarani skanerlash katakchasiga ega bo'lishi mumkin, ularning har bir katalog registr va mandaldan iborat.

Chegaralarni skanerlashni ta'riflash tili, BSDL, JTAG, chegara skanerlash jamoasida chegara skaneri yoqilgan qurilma uchun izchil, aniq va foydali ma'lumotlarni aniqlash uchun keng foydalaniladi. Shu tarzda, chip dizaynga kiritilishi mumkin va uning imkoniyatlaridan eng samarali tarzda to'liq foydalanish mumkin.


Videoni tomosha qiling: How to generate post configuration BSDL files (May 2022).