Ma `lumot

Chegara tekshiruvi, JTAG, IEEE 1149 o'quv qo'llanmasi

Chegara tekshiruvi, JTAG, IEEE 1149 o'quv qo'llanmasi


We are searching data for your request:

Forums and discussions:
Manuals and reference books:
Data from registers:
Wait the end of the search in all databases.
Upon completion, a link will appear to access the found materials.

1990-yillarning boshlarida JTAG yoki IEEE 1149 nomi bilan ham tanilgan chegara tekshiruvi ishlab chiqarish, ishlab chiqarish va sohada taxtalarni sinash uchun ishlatiladigan muhim vositaga aylandi. JTAG, chegaraviy skanerlash - bu boshqa texnik vositalardan foydalanilgan taqdirda talab qilinadigan barcha tugunlarga kirish imkoni bo'lmaganda taxtaning holati to'g'risida ma'lumot olish imkoniyatini beradigan sinov texnikasi.

So'nggi yillarda taxtalarning zichligi oshib borishini hisobga olib, elektron sxemalarni tekshirib ko'rish va ushbu taxtalarni sinash uchun zarur bo'lgan ma'lumotlarni olish juda qiyin. JTAG sifatida chegaraviy skanerlash kengashning ko'p qismini faqat minimal kirish imkoniyati bilan sinovdan o'tkazishga imkon beradi, endi u hayotlarining barcha bosqichlarida elektron sxemalarni sinash uchun keng qo'llaniladi. Sinovning boshqa shakllari tirnoqli armatura yotqizish nuqtai nazaridan, boshqalari esa taxtadagi turli joylarni tekshirishlari kerakligi sababli, chegaralarni skanerlash ko'plab test talablariga noyob echim taklif qiladi.

JTAG, chegara skanerlash texnikasi sxemalarni sinashga qaratilgan bo'lsa ham, uning moslashuvchanligi uni turli xil dasturlarda, shu jumladan sinov dasturlarida ishlatishga imkon beradi:

  • Tizim darajasini sinovdan o'tkazish
  • BIST-ga kirish
  • Xotirani sinovdan o'tkazish
  • Flash dasturlash
  • FPGA / CPLD dasturlash
  • CPU emulyatsiyasi

Sinov chegara tekshiruvi uchun asosiy dastur bo'lib qolsa-da, boshqa dasturlarda ham foydali ekanligini ko'rish mumkin. Moslashuvchanligini hisobga olgan holda, texnika keng qo'llaniladi va ishlab chiqishda ham, ishlab chiqarishda ham kuchli vositadir.

Chegarani skanerlash tarixi

Sinovlarga kirishning etishmasligi muammosi muammoga aylana boshlagach, 1985 yilda Qo'shma Sinov Harakatlari Guruhi (JTAG) deb nomlanuvchi guruh tuzildi. Uning maqsadi elektronika ishlab chiqaruvchilari duch keladigan muammolarni sinov strategiyasida va boshqa texnologiyalarga kirish imkoni bo'lmagan joyda testlarni o'tkazishga imkon berish.

Yuzaga o'rnatish texnologiyasini joriy qilish va miniatyuralashtirish odamlar sinov uchun taxtalarga kirish juda cheklangan bo'lishidan qo'rqishlarini anglatardi. Buni bartaraf etish uchun yangi strategiyalar talab qilinadi.

Chegaralarni skanerlashning asl maqsadi mavjud bo'lgan texnikani to'ldirish, shu jumladan ichki sinov, sinovdan o'tkazilgan funktsional va boshqa texnikani to'ldirish va raqamli, analog va aralash signalli davrlarni sinab ko'rishga imkon beradigan standartni ta'minlash edi.

Chegaralarni skanerlash standarti IEEE 1149 sifatida AQShdagi IEEE instituti yoki elektrotexnika va elektronika muhandislari tomonidan qabul qilingan. IEEE 1149 standartining birinchi chiqarilishi 1990 yil edi. IEEE 1149 ning belgilangan maqsadi platalar, modullar, duragaylar va boshqa substratlarga o'rnatilgan integral mikrosxemalar orasidagi o'zaro bog'liqlikni sinab ko'ring. Elektron sxemalar bilan bog'liq muammolarning aksariyati o'zaro bog'liqlik bilan yuzaga kelganligi sababli, IEEE 1149 sinov strategiyasi muammolarning aksariyatini ochib beradi.

1993 yilda chegara tekshiruvining qayta ko'rib chiqilgan versiyasi IEEE 1149 chiqarildi, unda ko'plab tushuntirishlar, yaxshilanishlar va tuzatishlar mavjud edi. 1994 yilda IEEE 1149 standartining navbatdagi chiqarilishi bo'lib o'tdi. Bu BSDL chegaralarini skanerlash ta'rifi tilini taqdim etdi. Bu chegara skanerlash testlarini umumiy tilda yozishga imkon berdi, shu bilan testlarni yozish va kodni qayta ishlatish usullarini yaxshiladi va shu bilan rivojlanish vaqtini tejaydi.

Chegaraviy ko'rish, JTAG va IEEE 1149.1 o'rtasidagi farq

Chegaraviy skanerlash, JTAG va IEEE 1149.1 atamalari biroz boshqacha ma'noga ega bo'ldi. Texnologiyaning rivojlanishi bilan atamalar biroz boshqacha ma'nolarga ega bo'ldi.
  • Chegarani skanerlash: Bu chipning va shuningdek, taxtaning funksionalligini aniqlash uchun kremniydan tashqi pimlarga o'tkazgichlarda qo'shimcha hujayralar joylashtirilgan sinov texnologiyasiga taalluqlidir.
  • JTAG: JTAG atamasi aloqa uchun ishlatiladigan interfeys yoki sinovga kirish portini anglatadi. U TCK, TDI, TDO, TMS va boshqalarni o'z ichiga oladi. Ba'zi dasturlar uchun ushbu interfeys chipning yadrosidagi ichki asboblarni so'roq qilish yoki ular bilan aloqa qilish uchun ishlatilishi mumkin.
  • IEEE 1149.1: Bu IEEE standartini belgilaydigan sinov mantig'idir, bu elektron plataga, integral mikrosxemaga o'zaro bog'lanishni sinash uchun standartlashtirilgan yondashuvlarni ta'minlash yoki elektronning normal ishlashi paytida elektron faollikni o'zgartirish yoki kuzatish uchun integral mikrosxemaga kiritilishi mumkin.

Chegaraviy skanerlash asoslari

JTAG, chegara skanerlash sinov texnikasi har bir chegara tekshiruviga mos keladigan har bir tashqi ulanishga o'rnatilgan smenali registrni mahkamlash katakchasidan foydalanadi. Bitta chegara skanerlash katakchasi har bir I / U piniga tutashgan integral mikrosxemalar qatoriga kiritilgan va smenali registr rejimida foydalanilganda u ma'lumotni qurilmadagi keyingi katakka uzatishi mumkin. Ma'lumotlar qurilmaga kirish va chiqish uchun belgilangan kirish va chiqish nuqtalari mavjud va shuning uchun bir nechta qurilmani zanjirga bog'lash mumkin.

Oddiy ish sharoitida hujayra hech qanday ta'sir qilmaydigan qilib o'rnatiladi va u ko'rinmas bo'ladi. Biroq, qurilma sinov rejimiga o'rnatilganda, ketma-ket ma'lumotlar oqimini (sinov vektori) bir smenali registrning mandal yacheykasidan ikkinchisiga uzatishga ruxsat beradi. Qurilmadagi chegaralarni skanerlash kataklari integral mikrosxemadagi ma'lumotlarni to'plashi yoki ularga ma'lumotlarni majburlashi mumkin. Shu tarzda smenali registr zanjiriga ma'lumotlar oqimini kiritadigan sinov tizimi doskada holatlarni o'rnatishi va ma'lumotlarni kuzatishi mumkin. Bitta ketma-ket ma'lumotlar oqimini o'rnatib, uni joyiga qo'yib, so'ngra qaytib keladigan ma'lumotlar oqimini kuzatib borish orqali platadagi sxemalarga kirish huquqini olish va qaytayotgan ma'lumotlar oqimi kutilganligini tekshirish mumkin. Agar shunday bo'lsa, unda sinov o'tishi mumkin, ammo agar bo'lmasa chegara skanerlash tizimi aniqlandi va qo'shimcha tekshirilishi mumkin bo'lgan muammo.

JTAG interfeysi

Sinovga kirish porti TAPni tashkil etadigan bir qator JTAG boshqaruv va ma'lumotlar liniyalari mavjud. TCK, TMS va ixtiyoriy TRST liniyasi sifatida tanilgan ushbu chiziqlar chegara skanerlash zanjiridagi chiplarga parallel ravishda ulangan. TDI (kirish) va TDO (chiqish) bilan belgilangan ulanishlar papatyani zanjirga bog'lab, ma'lumotlar uchun chegara skanerlash chiplari atrofida yo'l beradi. Ma'lumotlar birinchi chipning TDI-ga yuboriladi, so'ngra birinchi chipdan TDO keyingi va boshqalarning TDI-ga ulanadi. Nihoyat, ma'lumotlar romashka zanjiridagi so'nggi ICning TDO-dan olinadi.

  • TAP Sinovga kirish porti - sinovga kirish tekshiruvi bilan bog'liq pinlar.
  • TCK Test Clock - bu pin chegara skanerlash tizimining vaqtini ta'minlash uchun ishlatiladigan soat signalidir. TDI qiymatlarni TCK ko'tarilgan chetidagi tegishli registrga o'tkazadi. Tanlangan registr tarkibi TCK tushgan chetidagi TDO ga o'tadi.
  • TDI Sinov ma'lumotlarini kiritish - Sinov ko'rsatmalari ushbu pin orqali qurilmaga o'tadi.
  • TDO Ma'lumotlarni chiqarishni sinash - bu pin chegara skanerlash registrlaridan ma'lumotlarni taqdim etadi, ya'ni sinov ma'lumotlari ushbu pin ustiga siljiydi.
  • TMS Sinov rejimini tanlash - TCK-ning ko'tarilgan chetidan o'tadigan ushbu kirish TAP tekshirgichining holatini aniqlaydi.
  • TRST Sinovni asl holatiga qaytarish - bu ixtiyoriy ravishda faol past sinov holatini tiklash pimi. Boshqa qurilmaga yoki tizim mantig'iga ta'sir qilmasdan TAP tekshirgichini asenkron ravishda ishga tushirishga ruxsat beradi.

Haqida ko'proq o'qing JTAG interfeysi / TAP

Chegarani skanerlash uchun arizalar

JTAG, chegara tekshiruvi ko'plab dasturlarda foydalanish uchun ideal sinov vositasidir. Chegaralarni skanerlash uchun eng aniq dasturlar ishlab chiqarish muhitida. Bu erda taxtalarni sinovdan o'tkazish mumkin va testga kirish imkoniyati yo'qligi sababli topilmasligi mumkin bo'lgan muammolar etarli darajada sinovdan o'tkazilishi mumkin. Aslida chegara skanerlash texnologiyasi boshqa texnologiyalar bilan birlashtirilib, kombinatsion sinovchi deb nomlanadi.

JTAG, IEEE 1149 ishlab chiqarishni sinovdan o'tkazishdan tashqari, mahsulotni ishlab chiqish va disk raskadrovka hamda dala xizmatini o'z ichiga olgan boshqa turli xil sinov stsenariylarida ham foydalanish mumkin. Bu shuni anglatadiki, chegara skanerlash kodi sinov maydonlari uchun qayta ishlatilishi mumkin va shuning uchun narx ushbu dasturlarga bo'linishi mumkin. Bu nafaqat chegara tekshiruvi kuchli vosita ekanligini ko'rsatibgina qolmay, balki uni moliyaviy jihatdan jozibador qiladi.

Dastur yaratish

Hozirgi kunda har qanday rivojlanish uchun asosiy xarajatlardan biri bu dasturiy ta'minot narxidir va bu, ayniqsa, apparat kam bo'lgan joyda chegara tekshiruvi uchun to'g'ri keladi. Bu shuni anglatadiki, dasturiy ta'minotni ishlab chiqish uchun sarflanadigan har qanday tejash xarajatlarni sezilarli darajada kamaytirishi mumkin. Shunga ko'ra, Test Program Generator (TPG) chegara skanerlash tizimining ajralmas qismi hisoblanadi.

Odatda sinov dasturining ishlab chiqaruvchisi sxemada mavjud bo'lgan Test ostida bo'linmaning (UUT) ro'yxati va chegaradagi skanerlash komponentlarining Chegara tekshirishni ta'riflash tili (BSDL) fayllarini talab qiladi. Ushbu ma'lumot bilan sinov dasturi ishlab chiqaruvchisi test uchun ishlatiladigan test namunalarini yaratishi mumkin. Ushbu tizim tizimdagi barcha chegaralarni tekshiradigan tarmoqlar uchun har qanday nosozlikni aniqlash va ajratishga imkon beradi. Sinov dasturi ishlab chiqaruvchisi tizimni chegaralarni skanerlash moslamalari bilan o'ralgan chegara bo'lmagan skanerlash komponentlari yoki tugunlari yoki pin qismidagi nosozliklarni aniqlashga imkon beradigan sinov vektorlarini yaratishi mumkin.

JTAG, chegaraviy skanerlash, IEEE 1149 - bu hozirda yaxshi tasdiqlangan sinov texnikasi. U ishlatilishidan oldin test dasturlarini yaratishni talab qilsa-da, shunga qaramay, elektron vektor platasiga sinov vektorlari uchun kirishning juda samarali usulini taqdim etadi. Elektron platalar ko'chmas mulki yuqori narxga ega bo'lsa, boshqa turdagi elektron sinov texnologiyalari uchun prob yoki kirish nuqtalarini qo'shish narxi, agar iloji bo'lsa, juda katta bo'ladi. Shunga ko'ra, chegara tekshiruvi ko'plab sinov muammolarini echimini taklif qiladi, ular ishlab chiqarish sinovidan tortib to dala sinovigacha bo'lgan bir nechta sinov maydonlarida amortizatsiya qilinishi mumkin. Ushbu muhitlarning barchasida chegaraviy skanerlash ishlash va narx jihatidan samarali echimni beradi.


Videoni tomosha qiling: JTAG boundary testing (May 2022).